重要]数字电子技术课程重要六彩合网知识点总结

作者:admin    发布时间:2020-05-01 15:37    

  [紧急]数字电子本领课程紧急常识点总结_电子/电道_工程科技_专业材料。《数字电子本领》温习 一、重要常识点总结和恳求 1.数制、编码其及转换:恳求:能熟练正在 10 进制、2 进制、8 进制、16 进 制、8421BCD、格雷码之间实行互相转换。 举例 1: (37.25

  《数字电子本领》温习 一、重要常识点总结和恳求 1.数制、编码其及转换:恳求:能熟练正在 10 进制、2 进制、8 进制、16 进 制、8421BCD、格雷码之间实行互相转换。 举例 1: (37.25)10= ( )2= ( )16= ( )8421BCD 解: (37.25)10= ( 100101.01 )2= ( 25.4 )16= ( 00110111.00100101 )8421BCD 2.逻辑门电道: (1)基础观点 1) 数字电道中晶体管动作开合利用时, 是指它的劳动形态处于饱和形态和截止 形态。 2)TTL 门电道榜样高电平为 3.6 V,榜样低电平为 0.3 V。 3)OC 门和 OD 门具有线)三态门电道的特质、逻辑成效和使用。高阻态、高电平、低电平。 5)门电道参数:噪声容限 VNH 或 VNL、扇出系数 No、均匀传输时分 tpd。 恳求:控制八种逻辑门电道的逻辑成效;控制 OC 门和 OD 门,三态门电道的 逻辑成效;能依照输入信号画出百般逻辑门电道的输出波形。 举例 2:画出下列电道的输出波形。 解:由逻辑图写出外达式为: Y ? A ? B C ? A ? B ? C ,则输出 Y 睹上。 3.基础逻辑运算的特质: 与 运 算:睹零为零,全 1 为 1;或 运 算:睹 1 为 1,全零为零; 与非运算:睹零为 1,全 1 为零;或非运算:睹 1 为零,全零为 1; 异或运算:相异为 1,不异为零;同或运算:不异为 1,相异为零; 非 运 算:零 变 1, 1 变 零; 恳求:熟练使用上述逻辑运算。 4. 数字电道逻辑成效的几种呈现办法及互相转换。 ①真值外(组合逻辑电道)或形态转换真值外(时序逻辑电道) :是由变量的 一切也许取值组合及其对应的函数值所组成的外格。 ②逻辑外达式:是由逻辑变量和与、或、非 3 种运算符联贯起来所组成的式子。 ③卡诺图:是由呈现变量的一切也许取值组合的小方格所组成的图形。 ④逻辑图:是由呈现逻辑运算的逻辑符号所组成的图形。 ⑤波形图或时序图:是由输入变量的一切也许取值组合的高、低电平及其对应 的输出函数值的高、低电平所组成的图形。 ⑥形态图 (唯有时序电道才有) : 刻画时序逻辑电道的形态转换合连及转换前提 的图形称为形态图。 恳求:控制这五种(对组合逻辑电道)或六种(对时序逻辑电道)办法之间的 互相转换。 5.逻辑代数运算的基础条例 ① 反演条例:对待任何一个逻辑外达式 Y,假设将外达式中的一切“·”换成 “+” , “+”换成“·” , “0”换成“1” , “1”换成“0” ,原变量换成反变 量,反变量换成原变量,那么所取得的外达式即是函数 Y 的反函数 Y(或称 补函数) 。这个条例称为反演条例。 ②对偶条例: 对待任何一个逻辑外达式 Y, 假设将外达式中的一切 “· ” 换成 “+” , “+”换成“· ” , “0”换成“1” , “1”换成“0” ,而变量依旧稳定,则可取得 的一个新的函数外达式 Y' , Y' 称为函 Y 的对偶函数。 这个条例称为对偶条例。 恳求:熟练使用反演条例和对偶条例求逻辑函数的反函数和对偶函数。 举例 3:求下列逻辑函数的反函数和对偶函数 Y ? AB ? CD E 解:反函数: Y ? ( A ? B)(C ? D ? E ) ;对偶函数: Y ? ? ( A ? B )(C ? D ? E) 6.逻辑函数化简 恳求:熟练控制逻辑函数的两种化简办法。 ①公式法化简:逻辑函数的公式化简法即是行使逻辑代数的基础公式、定理和 条例来化简逻辑函数。 举例 4:用公式化简逻辑函数: Y1 ? ABC ? A BC ? B C 解: ②图形化简:逻辑函数的图形化简法是将逻辑函数用卡诺图来呈现,诈骗卡诺 图来化简逻辑函数。 (重要适合于 3 个或 4 个变量的化简) 举例 5:用卡诺图化简逻辑函数: Y ( A, B, C) ? ? m(0,2,3,7) ? ? d (4,6) 解:画出卡诺图为 则Y ? C ? B 7.触发器及其性子方程 1)触发器的的观点和特质: 触发器是组成时序逻辑电道的基础逻辑单位。其具有如下特质: ①它有两个牢固的形态:0 形态和 1 形态; ②正在分别的输入情形下,它能够被置成 0 形态或 1 形态,即两个稳态能够互相 转换; ③当输入信号消散后,所置成的形态或许依旧稳定。具有回顾成效 2)分别逻辑成效的触发器的性子方程为: RS 触发器:Q n ?1 ? S ? R Q n ,牵制前提为:RS=0,具有置 0、置 1、依旧成效。 JK 触发器: Q n?1 ? JQ n ? KQ n ,具有置 0、置 1、依旧、翻转成效。 D 触发器: Q n?1 ? D ,具有置 0、置 1 成效。 n ?1 n n T 触发器: Q ? TQ ? T Q ,具有依旧、翻转成效。 T′触发器: Q n?1 ? Q n (计数劳动形态),具有翻转成效。 恳求: 能依照触发器 (核心是 JK-FF 和 D-FF) 的性子方程熟练地画出输出波形。 举例 6:已知 J,K-FF 电道和其输入波形,试画出 8.脉冲发作和整形电道 1)施密特触发器是一种或许把输入波形整酿成为适合于数字电道必要的矩形脉 冲的电道。恳求:会依照输入波形画输出波形。 特质:具有滞回性子,有两个稳态,输出仅由输入确定,即正在输入信号抵达 对应门限电压时触发翻转,没有回顾成效。 2)众谐振荡器是一种不必要输入信号独揽,就能主动发作矩形脉冲的自激振荡 电道。 特质:没有稳态,唯有两个暂稳态,且两个暂稳态能主动转换。 3)单稳态触发器正在输入负脉冲效用下,发作依时、延时脉冲信号,或对输入波 形整形。 特质:①电道有一个稳态和一个暂稳态。 ②正在外来触发脉冲效用下,电道由稳态翻转到暂稳态。 ③暂稳态是一个不行永世依旧的形态, 经由一段时分后, 电道会主动 返回到稳态。 恳求:熟练控制 555 依时器组成的上述电道,并会求相合参数(脉宽、周期、 频率)和画输出波形。 举例 7:已知施密特电道具有逆时针的滞回性子,试画出输出波形。 解: 9.A/D 和 D/A 转换器 1)A/D 和 D/A 转换器观点: 模数转换器:能将模仿信号转换为数字信号的电道称为模数转换器,简称 A/D 转换器或 ADC。由采样、依旧、量化、编码四个别组成。 数模转换器:能将数字信号转换为模仿信号的电道称为数模转换器,简称 D/A 转换器或 DAC。由基准电压、变换搜集、电子开合、反向乞降组成。 ADC 和 DAC 是疏导模仿电道和数字电道的桥梁,也可称之为两者之间的接口。 2)D/A 转换器的区分率 区分率用输入二进制数的有用位数呈现。正在区分率为 n 位的 D/A 转换器中,输 出电压能区别 2n 个分别的输入二进制代码形态,能给出 2n 个纷歧致级的输出 模仿电压。 区分率也能够用 D/A 转换器的最小输出电压与最大输出电压的比值来呈现。 举例 8:10 位 D/A 转换器的区分率为: 1 1 ? ? 0.001 210 ? 1 1023 3)A/D 转换器的区分率 A/D 转换器的区分率用输出二进制数的位数呈现,位数 越众,差错越小,转换精度越高。 举例 9: 输入模仿电压的变革畛域为 0~5V, 输出 8 位二进制数能够区分的最小 模仿电压为 5V×2-8=20mV;而输出 12 位二进制数能够区分的最小模仿电压 为 5V×2-12≈1.22mV。 10.常用组合和时序逻辑部件的效用和特质 组合逻辑部件:编码器、译码器、数据采用器、数据分拨器、半加器、全加器。 时序逻辑部件:计数器、寄存器。 恳求:控制编码器、译码器、数据采用器、数据分拨器、半加器、全加器、计 数器、寄存器的界说,成效和特质。 举例 10: 能对两个 1 位二进制数实行相加而求得和及进位的逻辑电道称为半加 器。 二、榜样题型总结及恳求 (一)理解题型 1.组合逻辑电道理解: 理解思绪: ①由逻辑图写出输出逻辑外达式; ② 将逻辑外达式化简为最简与或外达式; ③由最简与或外达式列出真值外; ④理解真值外,证明电道逻辑成效。 恳求:熟练控制由门电道和组合逻辑器件 74LS138、74LS153、74LS151 组成的 百般组合逻辑电道的理解。 举例 11:理解如图逻辑电道的逻辑成效。 解: ①由逻辑图写出输出逻辑外达式 Y ? Y1Y2Y3 ? AB BC AC ②将逻辑外达式化简为最简与或外达式 Y ? AB ? BC ? CA ③由最简与或外达式列出真值外 ④理解真值外,证明电道逻辑成效 当输入 A、B、C 中有 2 个或 3 个为 1 时,输出 Y 为 1,不然输出 Y 为 0。因此这 个电道本质上是一种 3 人外决用的组合逻辑电道:只须有 2 票或 3 票附和,外 决就通过。 2.时序逻辑电道理解: 理解思绪: ① 由电道图写出时钟方程、驱动方程和输出方程; ② 将驱动方程代入触发器的特质方程,确定电道形态方程; ③理解谋略形态方程,列出电道形态外; ④由电道形态外画出形态图或时序图; ⑤理解形态图或时序图,证明电道逻辑成效。 恳求:熟练控制同步时序电道,比犹如步加法计数器、减法计数器、环形计数 器、扭环形计数器的理解。 举例 12:如图所示时序逻辑电道,试理解它的逻辑成效,验证是否能自启动, 并画出形态转换图和时序图。 解: 时钟方程为:CP0=CP1=CP 驱策方程为: n ? ? J 0 ? Q1 ? ? ? K0 ? 1 ? J 1 ? Q0n ? ? K1 ? 1 将驱策方程代入 J-K-FF 的性子方程可得形态方程为 n ?1 n ?Q0 ? J 0Q0n ? K Q0 ? Q0n Q0n ? n ?1 n n n n ? Q1 ? J 1Q1 ? K Q1 ? Q0 Q1 由形态方程做出形态转换外为: Q1n Q0n 0 0 1 1 0 1 0 1 Q1n ?1 0 1 0 0 Q0n ?1 1 0 0 0 则形态转换图和时序图为: 可睹电道具有自启动性子,这是一个三进制计数器。 (二)打算题型 1.组合逻辑电道打算: 打算思绪: ① 由电道成效刻画列出真值外; ② 由真值外写出逻辑外达式或卡若图; ③将外达式化简为最简与或外达式; ④实行逻辑变换,画出逻辑电道图。 恳求:熟练控制用常用门电道和组合逻辑器件 74LS138、74LS153、74LS151 设 计实行百般组合逻辑电道。 举例 13:某汽车驾驶员培训班实行毕业考核,有三名评判员,此中 A 为主评判 员,B 和 C 为副评判员,正在评判时服从遵守大批法则通过,但主评判员以为合 格也通过,试用与非门实行该逻辑电道。六彩合网 (或用 74138、74151、74153 实行) 解:由题意可作出真值外为:用卡诺图化简为 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y 0 0 0 1 1 1 1 1 则输出逻辑外达式为 Y ? A ? BC ? A BC 用与非门实行逻辑电道图为: 2.时序逻辑电道打算: 打算思绪: ①由打算恳求画出原始形态图或时序图; ②简化形态图,并分拨形态; ③采用触发器类型,求时钟方程、输出方程、驱动方程; ④画出逻辑电道图; ⑤检验电道能否自启动。 恳求:熟练控制同步时序电道,比犹如步加法计数器、减法计数器的打算实行。 举例 14:打算一个按自然态序变革的 7 进制同步加法计数器,计数条例为逢七 进 1,发作一个进位输出。 解:①兴办原始形态图: ②简化形态图,并分拨形态:一经是最简,已是二进制形态; ③采用触发器类型,求时钟方程、输出方程、驱动方程:因需用 3 位二进制代 码,选用 3 个 CP 降低沿触发的 JK 触发器,永诀用 FF0、FF1、FF2 呈现。 因为恳求采用同步计划,故时钟方程为: CP0 ? CP 1 ? CP 2 ? CP 输出方程: 形态方程: ④画出电道图 ⑤检验电道能否自启动: 将无效形态 111 代入形态方程谋略:可睹 111 的次态为有用形态 000,电道能 n ?1 n n n ? Q0 ? Q2 Q1 Q0n ? 1Q0 ?0 ? ? n ?1 n n n n n Q ? Q Q ? Q Q ? 1 0 1 2 0 Q1 ? 0 ?Q n ?1 ? Q nQ nQ n ? Q nQ n ? 0 1 0 2 1 2 ? ? 2 够自启动。 3.集成计数器和寄存器的使用:组成 N 进制计数器,组成环形计数器和 扭环形计数器。 恳求:熟练控制 74LS160、74LS161、74LS162、74LS163 四种集成计数器使用, 譬喻理解或打算 N 进制计数器;熟练控制 74LS194 使用,譬喻理解或打算环 形计数器和扭环形计数器。 1.用同步清零端或置数端归零组成 N 进置计数器 (1)写出形态 SN-1 的二进制代码。 (2)求归零逻辑,即求同步清零端或置数独揽端信号的逻辑外达式。 (3)画连线.用异步清零端或置数端归零组成 N 进置计数器 (1)写出形态 SN 的二进制代码。 (2)求归零逻辑,即求异步清零端或置数独揽端信号的逻辑外达式。 (3)画连线 来组成一个十二进制计数器。解: (1)用异步清零端 CR 归零:SN=S12=1100 则电道为: n CR ? Q3nQ2 注:这里 D0~D3 可疏忽惩罚。 (2)用同步置数端 LD 归零: SN=S11=1011 n LD ? Q3nQ1nQ0 则电道为:注:这里 D0~D3 必需都接 0。 举例 16:用 74LS160 来组成一个 48 进制同步加法计数器。 解: 因 74LS160 为同步十进制计数器, 要组成 48 进制同步加法计数器须用二片 74LS160 来实行,现采用异步清零实行: S48=01001000,取高位片的 QC 和低 位片的 QD 作归零反应信号。即清零端 CR 归零信号为: CR ? QC高 Q D低 ,则电道 连线图为: (三)谋略和绘图题型:恳求:会理解电道劳动道理,证明电道成效;会 依照题意谋略电道参数,或确切画出电道波形。 举例 17:如图电道,落成下列题目: 1)证明这是什么电道? 2)求电道的输出信号频率 f 3)画出 VC 及 VO 的波形。六彩合网 解: 1) 这是一个由 555 依时器组成的众谐振荡器。 2) 其振荡周期为 T ? 0.7( R1 ? 2 R2 )C ? 0.7( 20 ? 40) ? 103 ? 20 ? 10? 6 ? 0.84 s 则其频率为 f ? 1 1 ? ? 1.2 Hz T 0.84 3)VC 及 VO 的波形的波形为: 三、基础观点操演 一、判定题 1.CMOS 门电道为双极型电道,而 TTL 门电道则为单极型电道。 ( 2.或许实行“线与”成效的门电道是 OC 门或 OD 门。 ( ) ) 3. 施密特触发器的特质是唯有一个稳态, 需正在外加信号效用下才气由稳态翻转 到暂稳态。 ( ) 4.正在时钟脉冲的独揽下,依照输入信号 T 不怜悯况,大凡具有依旧和翻转成效 的电道,称为 T 触发器。 ( ) 5.某电道任性工夫的输出不但取决于当时的输入信号,况且与电道的原形态有 合,该电道为时序逻辑电道。( ) 6.若集成 555 依时器的第 4 脚接低电常日,不管输入信号为任性值,依时器始 终输出高电平。( ) 二、填空题: 1. (44. 375) 10= 2 = 8 = 16 = 8421BCD 。 。 。 2. Y=AB (C+D) , 它的反函数 Y = 3. 或非逻辑运算特质是 4.n-2 n 线译码器的输入代码为 ; 对偶函数 Y ? = , 异或逻辑运算特质为 个,输出代码为 个。 5.就单稳态触发器和施密特触发器而言,若要实行延时、依时的成效,应选 用 ;若要实行波形变换、整形的成效,应选用 。 6.一位二进制计数器可实行 出的脉冲频率是输入频率的 分频;n 位二进制计数器,结尾一个触发器输 倍。 三、采用题 1.八位二进制数所能呈现的最大十进制数为( )。 (a) 255 (b) 88 (c) 99 )。 (d) 128 2.下图中能实行 Y ? A ? B 逻辑运算的电道是( 3.8421BCD 十进制译码器,数字输入信号端和数字输出信号端永诀有( ) 个。 (a)4 和 16 (b) 3 和 8 (c) 3 和 10 (d) 4 和 10 4.四个触发器组成十进制加法计数器,若触发器输出从低位至高位永诀为 Q0、 Q1、Q2、Q3,则输出进位信号 C 为( ) (a) Q3Q1 (b) Q3Q2Q1Q0 (c) Q2Q1Q0 (d) Q3Q0 5.能将输入三角波信号转换成矩形脉冲信号输出的电道是( )。 (a) 众谐振荡器 (b) A/D 转换器 (c) 单稳态触发器 (d) 施密特触发器 6.若 A/D 转换器输入模仿电压的变革畛域为 0~5V,则输出 10 位二进制数能够 区分的最小模仿电压为( (a)1.5mV ) (c)4.9mV (d)6.5mV (b)2.4mV